《数字系统设计与Verilog HDL(第3版)》系统介绍了数字系统设计相关的知识,主要内容包括:EDA技术、FPGA/CPLD器件、Vefilog硬件描述语言等。《数字系统设计与Verilog HDL(第3版)》以Quartus II、Synplify Pro/Synplify软件为平台,以Verilog-1995和Verilog-2001为语言标准,以可综合的设计为**,以大量经过验证的数字设计实例为依据,系统阐述了数字系统设计的方法与技术,对设计优化做了探讨。
《数字系统设计与Verilog HDL(第3版)》的特点是:着眼于实用,紧密联系教学实际,实例丰富。全书深入浅出,概念清晰,语言流畅。可作为电子、通信、信息、测控、电路与系统等专业高年级本科生和研究生的教学用书,也可供从事电路设计和系统开发的工程技术人员阅读参考。

第1章 EDA技术与数字系统设计
1.2 数字系统设计技术
数字系统的设计方法发生了深刻的变化。传统的数字系统通常是采用搭积木式的方式设计的,即由一些固定功能的器件加上一定的外围电路构成模块,由这些模块进一步形成各种功能电路,进而构成系统。构成系统的“积木块”是各种标准芯片,如74/54系列(TTL)、4000/4500系列(CMOS)芯片等,这些芯片的功能是固定的,用户只能根据需要从这些标准器件中选择,并按照**的电路搭成系统。在设计时,几���没有灵活性可言,设计一个系统所需的芯片种类多且数量大。
PLD器件和EDA技术的出现,改变了这种传统的设计思路,使人们可以立足于PLD芯
片来实现各种不同的功能,新的设计方法能够由设计者自己定义器件的内部逻辑和引脚,将原来由电路板设计完成的工作大部分放在芯片的设计中进行。这样不仅可以通过芯片设计实现各种数字逻辑功能,而且由于管脚定义的灵活性,减轻了原理图和印制板设计的工作量和难度,增加了设计的自由度,提高了效率。同时这种设计减少了所需芯片的种类和数量,缩小了体积,降低了功耗,提高了系统的可靠性。
在基于EDA技术的设计中,通常有两种设计思路,一种是自顶向下的设计思路,一种
是自底向上的设计思路。
1.2.1 Top-clown设计
Top-down设计,即自项向下的设计。这种设计方法首先从系统设计入手,在顶层进行功能方框图的划分和结构设计。在功能级进行仿真、纠错,并用硬件描述语言对高层次的系统行为进行描述,然后用综合工具将设计转化为具体门电路网表,其对应的物理实现可以是PLD器件或专用集成电路(ASIC)。由于设计的主要仿真和调试过程是在高层次上完成的,这一方面有利于早期发现结构设计上的错误,避免设计工作的浪费,同时也减少了逻辑功能仿真的工作量,提高了设计的一次成功率。

本书第l版和第2版承蒙广大读者的认可和喜爱,并被许多院校选做课程教材,作者在前两版的基础上,对全书的内容做了全面修订和改写。第3版较之第2版,在以下几个方面做了比较大的改进:
(1)开发工具选择以Quartus II、Synplify Pro/Synplify软件为主,去掉了MAX+plus II软件的有关内容;
(2)设计语言在Verilog-1995的基础上,对Verilog-2001、Verilog-2002两个标准也做了系统的介绍;
(3)增加了基于宏功能模块设计的内容;
(4)增加了更多典型的数字设计开发实例;
(5)FPGA/CPLD器件更注重基本原理与知识的系统阐述。 本书的所有实例均在实验平台上进行了验证,并尽量给出程序综合与仿真的结果,以便于对照,并有助于建立语言描述和硬件电路的映射关系。读者也可将这些设计移植到其他软件平台。
目前,EDA技术已成为电子信息类学生一门重要的专业基础课程,并在教学、科研,以及大学生电子设计竞赛等活动中,起着越来越重要的作用,成为电子信息类本科生及研究生必须掌握的基础知识与基本技能。随着EDA技术的应用日益广泛,对EDA课程教学的要求也不断提高,必须对教学内容进行优化和更新,以与EDA技术的发展相适应。正是基于以上考虑,修订了本书的内容。
全书共12章,主要包括以下内容。
第1章对EDA技术作了综述;第2章介绍FPGA/CPLD器件的结构与编程配置;第3章介绍Quartus II集成开发工具;第4章是基于宏功能模块的设计。在第5、6、7章中,系统介绍了Verilog的语法、语句、任务与函数等内容。第8、9章列举了常用数字电路的设计与实现;第10章讨论了设计优化的问题;第ll章是有关电路仿真的内容;第12章是算法和较复杂数字逻辑系统的设计举例。在附录A、B中就Verilog-200l、2002标准对Verilog语言所做的扩展和增强做了较为全面的介绍。
王金明编写了本书大部分章节,并对全书进行了统稿,冷自强编写了第4章,研究生黄建军、王耿、闵刚、潘新星等对部分程序进行了调试,张雄伟教授对本书进行了审阅,并提出了修改意见,在此一并表示感谢。
本书在修订的过程中,遵循的是重视基础、面向应用这样的原则。EDA技术是不断向前发展的,要掌握数字设计技术,需设计者在实践中不断摸索与积累,逐步提高自己的设计水平,本书虽经很大努力,由于时间急促及作者水平所限,书中错误与疏漏之处在所难免,希望同行和广大读者给予批评指正。

第1章 EDA技术与数字系统设计
1.1 EDA技术及其发展
1.2 数字系统设计技术
1.2.1 Top-down设计
1.2.2 Bottom-up设计
1.2.3 IP复用技术与SoC
1.3 数字系统设计的流程
1.3.1 输入
1..2 综合
1.3.3 适配
1.3.4 仿真
1.3.5 编程
1.4 常用的EDA软件工具
1.5 EDA技术的发展趋势
习题

第2章 FPGA/CPLD器件
2.1 PLD的分类
2.1.1 按集成度分类
2.1.2 按编程特点分类
2.1.3 按结构特点分类
2.2 PLD的基本原理与结构
2.2.1 PLD器件的基本结构
2.2.2 PLD电路的表示方法
2.3 低密度PLD的原理与结构
2.4 CPLD的原理与结构
2.4.1 宏单元结构
2.4.2 典型CPLD的结构
2.5 FPGA的原理与结构
2.5.1 查找表结构
2.5.2 典型FPGA的结构
2.5.3 FPGA结构的发展
2.6 FPGA/CPLD的编程元件
2.6.1 熔丝型开关
2.6.2 反熔丝
2.6.3 浮栅编程元件
2.6.4 SRAM编程元件
2.7 边界扫描测试技术
2.8 FPGA/CPLD的编程与配置
2.8.1在系统编程
2.8.2 CPLD器件的编程
2.8.3 FPGA器件的配置
2.9 FPGA/CPLD器件概述
2.10 PLD的发展趋势
习题

第3章 Quartus|1集成开发工具
3.1 Quartus Il原理图设计
3.1.1 半加器原理图输入
3.1.2 半加器设计与仿真
3.1.3 全加器设计与仿真
3.2 Quartus Il的优化设置
3.2.1 Settings设置
3.2.2 分析与综合设置
3.2.3 优化布局布线
3.3.4 设计可靠性检查
3.3 Quartus II的时序分析
3.3.1 时序设置与分析
3.3.2 时序逼近
习题

第4章 基于宏功能模块的设计
4.1 乘法器模块
4.2 除法器模块
4.3 计数器模块
4.4 常数模块
4.5 锁相环模块
4.6 存储器模块
4.7 其他模块
习题

第5章 Verilog HDL设计初步
5.1 Verilog HDL简介
5.2 Verilog HDL设计举例
5.3 Verilog HDL模块的结构
5.4 Synplify pro/Synplify综合器

第6章 Verilog HDL语法与要素
第7章 Verilog HDL行为语句
第8章 数字设计的层次与风格
第9章 Verilog HDL设计进阶
第10章 数字电路的仿真
第11章 数字设计实例
附录
……