本书从用户的角度全面阐述了Verilog HDL语言的重要细节和基本设计方法,并详细介绍了Verilog 2001版的主要改进部分。本书**关注如何应用Verilog语言进行数字电路和系统的设计和验证,而不仅仅讲解语法。全书从基本概念讲起,并逐渐过渡到编程语言接口以及逻辑综合等**主题。书中的内容全部符合Verilog HDL IEEE 1364-2001标准。

部分 Verilog基础知识 第1章 Verilog HDL数字设计综述2 1.1 数字电路CAD技术的发展历史2 1.2 硬件描述语言的出现2 1.3 典型设计流程3 1.4 硬件描述语言的意义4 1.5 Verilog HDL的优点5 1.6 硬件描述语言的发展趋势6 第2章 层次建模的概念7 2.1 设计方法学7 2.2 四位脉动进位计数器8 2.3 模块9 2.4 模块实例10 2.5 逻辑仿真的构成11 2.6 举例12 2.7 小结15 2.8 习题15 第3章 基本概念16 3.1 词法约定16 3.2 数据类型19 3.3 系统任务和编译指令24 3.4 小结27 3.5 习题28 第4章 模块和端口29 4.1 模块29 4.2 端口31 4.3 层次命名36 4.4 小结37 4.5 习题37 第5章 门级建模38 5.1 门的类型38 5.2 门延迟48 5.3 小结52 5.4 习题53 第6章 数据流建模54 6.1 连续赋值语句54 6.2 延迟56 6.3 表达式、操作符和操作数57 6.4 操作符类型58 6.5 举例65 6.6 小结72 6.7 习题72 第7章 行为级建模74 7.1 结构化过程语句74 7.2 过程赋值语句77 7.3 时序控制81 7.4 条件语句85 7.5 多路分支语句86 7.6 循环语句89 7.7 顺序块和并行块92 7.8 生成块96 7.9 举例100 7.10 小结105 7.11 习题106 第8章 任务和函数109 8.1 任务和函数的区别109 8.2 任务110 8.3 函数114 8.4 小结118 8.5 习题119 第9章 实用建模技术120 9.1 过程连续赋值120 9.2 改写(覆盖)参数122 9.3 条件编译和执行124 9.4 时间尺度127 9.5 常用的系统任务128 9.6 小结135 9.7 习题135 第二部分 Verilog**主题 第10章 时序和延迟140 10.1 延迟模型的类型140 10.2 路径延迟建模142 10.3 时序检查148 10.4 延迟反标注150 10.5 小结151 10.6 习题151 第11章 开关级建模153 11.1 开关级建模元件153 11.2 举例157 11.3 小结161 11.4 习题162 第12章 用户自定义原语163 12.1 UDP的基础知识163 12.2 表示组合逻辑的UDP165 12.3 表示时序逻辑的UDP170 12.4 UDP表中的缩写符号173 12.5 UDP设计指南174 12.6 小结175 12.7 习题175 第13章 编程语言接口177 13.1 PLI的使用179 13.2 PLI任务的连接和调用179 13.3 内部数据表示181 13.4 PLI库子程序182 13.5 小结192 13.6 习题193 第14章 使用Verilog HDL进行逻辑综合194 14.1 什么是逻辑综合194 14.2 逻辑综合对数字设计行业的影响196 14.3 Verilog HDL综合197 14.4 逻辑综合流程201 14.5 门级网表的验证207 14.6 逻辑综合建模技巧209 14.7 时序电路综合举例214 14.8 小结221 14.9 习题221 第15章 **验证技术223 15.1 传统的验证流程223 15.2 断言检查230 15.3 形式化验证231 15.4 小结234 第三部分 附 录 附录A 强度建模和**线网类型定义236 附录B PLI子程序清单239 附录C 关键字、系统任务和编译指令255 附录D 形式化语法定义257 附录E Verilog有关问题解答285 附录F Verilog举例287 参考文献297 译者后记298