您好,欢迎光临有路网!
数字设计(第四版)(英文版)
QQ咨询:
有路璐璐:

数字设计(第四版)(英文版)

  • 作者:(美)马诺(Mano M.M.) (美)西勒提(Ciletti M.D.)著
  • 出版社:电子工业出版社
  • ISBN:9787121068959
  • 出版日期:2008年07月01日
  • 页数:608
  • 定价:¥68.00
  • 分享领佣金
    手机购买
    城市
    店铺名称
    店主联系方式
    店铺售价
    库存
    店铺得分/总交易量
    发布时间
    操作

    新书比价

    网站名称
    书名
    售价
    优惠
    操作

    图书详情

    内容提要
    本书是一本系统介绍数字电路设计的权威教材,旨在教会读者关于数字设计的基本概念。全书共分12章,内容涉及数字系统和二进制数、布尔代数与逻辑门、门级*小化、组合逻辑、同步序列逻辑、寄存器和计数器、存储器和可编程逻辑、寄存器传输级设计、异步序列逻辑、数字集成电路、标准IC和FPGA实验、标准图形符号等。全书结构严谨,内容深入浅出,紧密联系实际,教辅资料齐全。
    本书可作为电气工程、电子工程、通信工程和计算机工程或计算机科学等相关专业的教科书,也可作为电子设计工程师的参考书。
    目录
    1.Digital Systems and Binary Numbers.
    1.1 Digital Systems
    1.2 Binary Numbers
    1.3 Number-Base Conversions
    1.4 Octal and Hexadecimal Numbers
    1.5 Complements
    1.6 Signed Binary Numbers
    1.7 Binary Codes
    1.8 Binary Storage and Registers
    1.9 Binary Logic
    2 Boolean Algebra and Logic Gates
    2.1 Introductiontlon
    2.2 Basic Definitions
    2.3 Axiomatic Definition of Boolean Algebra
    2.4 Basic Theorems and Properties of Boolean Alqebra
    2.5 Boolean Functions
    2.6 Canonical and Standard Forms
    2.7 0ther LogiC 0perations
    2.8 DiqitaI Loqic Gates
    2.9 Inteqrated Circuits
    3.Gate-Level Minimization
    3.1 Introduction
    3.2 The Map Method
    3.3 Four.Variable Map
    3.4 Five.Variable Map
    3.5 Product..0f..Sums Simplification
    3.6 Don’t-Care Conditions
    3.7 NAND and NOR Implementation
    3.8 Other Tw0—Level Implementations
    3.9 Exclusive.OR Function
    3.10 Hardware Description Language
    4.Combinational Logical
    4.1 Introduction
    4.2 Combinational Circuits
    4.3 Analysis Procedure
    4.4 Design Procedure
    4.5 Binary Adder.Subtractor
    4.6 Decimal Adder
    4.7 Binary Multiplier
    4.8 Maqnitude Comparator
    4.9 Decoders
    4.10 Encoders
    4.11 Multiplexers
    4.12 HDL Models of Combinational Circuits
    5.Synchronous Sequential Logic
    5.1 IntrOduction
    5.2 Sequential Circuits
    5.3 Storage Elements:Latches
    5.4 Storage Elements:Flip·Flops
    5.5 Analysis of Clocked Sequential Circuits
    5.6 Synthesizable HDL Models of SequentiaCircuits
    5.7 State Reduction and Assignment
    5.8 Design Procedure
    6.Registers and Counters
    6.1 Registers
    6.2 Shift Registers
    ……
    7.Memory and Programmable Logic
    8.Design at the Register Transfer Level
    9.Asynchronous Sequential Logic
    10.Digital Integrated Circuits
    11.Laboratory Experiments with Standard ICs and FPGAs
    12.Standard Graphic Symbols
    13.Answers to Selected Problems
    Index
    编辑推荐语
    新特性:保留了前一版中经检验的经典内容,根据IEEE标准1364-2001及1364-2005,为确保所有的示例符合数字硬件建模的实践要求,更新和扩充了有关Verilog HDL的内容,适用于初学者和中**读者,例题与习题丰富,并在书末给出了部分习题的答案,教辅支持材料齐全。

    与描述相符

    100

    北京 天津 河北 山西 内蒙古 辽宁 吉林 黑龙江 上海 江苏 浙江 安徽 福建 江西 山东 河南 湖北 湖南 广东 广西 海南 重庆 四川 贵州 云南 西藏 陕西 甘肃 青海 宁夏 新疆 台湾 香港 澳门 海外