第1章 数字电子学导论 1.1 预览 1.2 逻辑函数和逻辑门 1.3 逻辑电平 1.4 噪声容限 1.5 传输延迟时间和开关时间 1.6 小结 第2章 MOSFET数字电路 2.1 NMOS反相器 2.1.1 N沟道MOSFET回顾 2.1.2 NMOS反相器的传输特性 2.1.3 衬底的基体效应 2.2 NMOS逻辑电路 2.2.1 NMOS或非门和与非门 2.2.2 NMOS逻辑电路 2.2.3 扇出系数 2.3 CMOS反相器 2.3.1 P沟道MOSFET回顾 2.3.2 CMOS反相器的直流分析 2.3.3 功耗 2.3.4 噪声容限 2.4 CMOS逻辑电路 2.4.1 基本CMOS或非门和与非门 2.4.2 晶体管尺寸 2.4.3 复杂CMOS逻辑电路 2.4.4 扇出系数和传输延迟时间 2.5 带时钟的CMOS逻辑电路 2.6 传输门 2.6.1 NMOS传输门 2.6.2 NMOS传输网络 2.6.3 CMOS传输门 2.6.4 CMOS传输网络 2.7 时序逻辑电路 2.7.1 动态移位寄存器 2.7.2 RS触发器 2.7.3 D触发器 2.7.4 CMOS全加器电路 2.8 存储器的分类与电路结构 2.8.1 存储器的分类 2.8.2 存储器结构 2.8.3 地址译码器 2.9 RAM存储器单元 2.9.1 NMOS SRAM单元 2.9.2 CMOS SRAM单元 2.9.3 SRAM读/写电路 2.9.4 动态RAM(DRAM)存储单元 2.10 只读存储器 2.10.1 ROM和PROM单元 2.10.2 EPROM和EEPROM单元 2.11 数据转换器 2.11.1 A/D和D/A的基本概念 2.11.2 数模转换器 2.11.3 模数转换器 2.12 设计应用: 一个静态CMOS逻辑门 2.13 本章小结 习题 第3章 双极型数字电路 3.1 发射极耦合逻辑(ECL) 3.1.1 差分放大电路回顾 3.1.2 ECL逻辑门 3.1.3 ECL逻辑电路的特性 3.1.4 电压传输特性 3.2 改进型ECL电路 3.2.1 低功耗ECL电路 3.2.2 其他ECL门电路 3.2.3 串联门 3.2.4 传输延迟时间 3.3 晶体管晶体管逻辑电路 3.3.1 基本二极管三极管逻辑门 3.3.2 TTL的输入晶体管 3.3.3 基本TTL 与非电路 3.3.4 TTL输出级和扇出系数 3.3.5 三态输出 3.4 肖特基晶体管晶体管逻辑电路 3.4.1 肖特基钳位晶体管 3.4.2 肖特基TTL与非电路 3.4.3 低功耗肖特基TTL电路 3.4.4 改进型肖特基TTL电路 3.5 BiCMOS数字电路 3.5.1 BiCMOS反相器 3.5.2 BiCMOS逻辑电路 3.6 设计应用: 静态ECL门电路 3.7 本章小结 习题 附录A 物理常数与转换因子 附录B 制造商数据手册节选 附录C 标准电阻和电容值 C.1 碳膜电阻 C.2 精密电阻(容差为1%) C.3 电容 附录D 参考文献