《普通高等教育"十一五"**规划教材·北京高等教育精品教材:Verilog数字系统设计教程(第4版)》从算法和计算的基本概念出发，讲述如何用硬线逻辑电路实现复杂数字逻辑系统的方法。全书共五部分。第壹部分Verilog数字设计基础与第二部分Verilog数字系统设计和验证共18章；第三部分共12个上机练习实验范例；第四部分是Verilog硬件描述语言参考手册，可供读者学习、查询之用；第五部分为System Verilog与UVM验证篇。《普通高等教育"十一五"**规划教材·北京高等教育精品教材:Verilog数字系统设计教程(第4版)》第3版后，在语法篇中增加了IEEE Verilogl364—2005标准简介，以反映Verilog语法的*新变化。

绪论
**部分Verilog数字设计基础
第1章Verilog的基本知识
1.1硬件描述语言HDL
1.2VerilogHDL的历史
1.2.1什么是VerilogHDL
1.2.2VerilogHDL的产生及发展
1.3VerilogHDL和VHDL的比较
1.4Verilog的应用情况和适用的设计
1.5采用VerilogHDL设计复杂数字电路的优点
1.5.1传统设计方法——电路原理图输入法
1.5.2VerilogHDL设计法与传统的电路原理图输入法的比较
1.5.3Verilog的标准化与软核的重用
1.5.4软核、固核和硬核的概念及其重用
1.6采用硬件描述语言（VerilogHDL）的设计流程简介
1.6.1自顶向下（Top_Down）设计的基本概念
1.6.2层次管理的基本概念
1.6.3具体模块的设计编译和仿真的过��
1.6.4具体工艺器件的优化、映像和布局布线
小结
思考题
第2章Verilog语法的基本概念
概述
2.1Verilog模块的基本概念
2.2Verilog用于模块的测试
小结
思考题
第3章模块的结构、数据类型、变量和基本运算符号
概述
3.1模块的结构
3.1.1模块的端口定义
3.1.2模块内容
3.1.3理解要点
3.1.4要点总结
3.2数据类型及其常量和变量
3.2.1常量
3.2.2变量
3.3运算符及表达式
3.3.1基本的算术运算符
3.3.2位运算符
小结
思考题
第4章运算符、赋值语句和结构说明语句
概述
4.1逻辑运算符
4.2关系运算符
4.3等式运算符
4.4移位运算符
4.5位拼接运算符
4.6缩减运算符
4.7优先级别
4.8关键词
4.9赋值语句和块语句
4.9.1赋值语句
4.9.2块语句
小结
思考题
第5章条件语句、循环语句、块语句与生成语句
概述
5.1条件语句（if_else语句）
5.2case语句
5.3条件语句的语法
5.4多路分支语句
5.5循环语句
5.5.1forever语句
5.5.2repeat语句
5.5.3while语句
5.5.4for语句
5.6顺序块和并行块
5.6.1块语句的类型
5.6.2块语句的特点
5.7生成块
5.7.1循环生成语句
5.7.2条件生成语句
5.7.3case生成语句
5.8举例
5.8.1四选一多路选择器
5.8.2四位计数器
小结
思考题
第6章结构语句、系统任务、函数语句和显示系统任务
概述
6.1结构说明语句
6.1.1initial语句
6.1.2always语句
6.2task和function说明语句
6.2.1task和function说明语句的不同点
6.2.2task说明语句
6.2.3function说明语句
6.2.4函数的使用举例
6.2.5自动（递归）函数
6.2.6常量函数
6.2.7带符号函数
6.3关于使用任务和函数的小结
6.4常用的系统任务
6.4.1$display和$write任务
6.4.2文件输出
6.4.3显示层次
6.4.4选通显示
6.4.5值变转储文件
6.5其他系统函数和任务
小结
思考题
第7章调**系统任务和常用编译预处理语句
概述
7.1系统任务$monitor
7.2时间度量系统函数$time
7.3系统任务$finish
7.4系统任务$stop
7.5系统任务$readmemb和$readmemh
7.6系统任务$random
7.7编译预处理
7.7.1宏定义′define
7.7.2“文件包含”处理′include
7.7.3时间尺度′timescale
7.7.4条件编译命令′ifdef、′else、′endif
7.7.5条件执行
小结
思考题
第8章语法概念总复习练习
概述
小结
第二部分Verilog数字系统设计和验证
第9章VerilogHDL模型的不同抽象级别
概述
9.1门级结构描述
9.1.1与非门、或门和反向器及其说明语法
9.1.2用门级结构描述D触发器
9.1.3由已经设计成的模块构成更高一层的模块
9.2VerilogHDL的行为描述建模
9.2.1仅用于产生仿真测试信号的VerilogHDL行为描述建模
9.2.2VerilogHDL建模在Top—Down设计中的作用和行为建模的可综合性问题
9.3用户定义的原语
小结
思考题
……
第三部分Verilog数字设计示范与实验练习
第四部分Verilog简明语法
第五部分SystemVerilog与UVM验证篇
参考文献
出版者的话