《高等院校计算机教材系列:数字电路与逻辑设计》覆盖了数字电子技术的全部基础内容,系统地介绍了数字电路的分析与设计理论。本书主要内容有:数字系统基础知识、逻辑代数基础、组合逻辑电路、时序逻辑电路、半导体存储器、可编程逻辑器件、脉冲单元电路、模数及数模转换、VerilogHDL语言及其编程应用。
《高等院校计算机教材系列:数字电路与逻辑设计》可作为高等学校计算机及电气信息类各专业的教科书,也可供相关工程技术人员参考。 数字电路与逻辑设计_胡全连 胡全连,等_机械工业出版社_

前言
教学建议
第1章 绪论
1.1 概述
1.1.1 数字信号与数字电路
1.1.2 典型数字系统——数字电子计算机
1.2 数制及其转换
1.2.1 进位记数制
1.2.2 数制间的相互转换
1.3 带符号数的代码表示
1.3.1 真值与机器码
1.3.2 机器码的运算
1.4 几种常用的代码
1.4.1 二-十进制编码
1.4.2 可靠性编码
1.4.3 字符编码
本章小结
习题一
第2章 逻辑代数基础
2.1 逻辑代数的基本概念
2.1.1 逻辑变量
2.1.2 逻辑运算
2.1.3 逻辑函数
2.2 逻辑代数中的公理、定理及重要规则
2.2.1 逻辑公理
2.2.2 逻辑定理
2.2.3 重要规则
2.3 逻辑函数的表示方法
2.3.1 真值表
2.3.2 逻辑表达式
2.3.3 逻辑电路图
2.3.4 时序图
2.3.5 卡诺图
2.4 逻辑函数的化简
2.4.1 代数化简法
2.4.2 卡诺图化简法
2.4.3 列表化简法
2.4.4 逻辑函数化简的实际问题
本章小结
习题二
第3章 组合逻辑电路
3.1 概述
3.2 集成逻辑门
3.2.1 门电路逻辑符号及其外部特性
3.2.2 TTL逻辑门
3.2.3 CMOS逻辑门
3.2.4 用Verilog HDL描述逻辑门电路
3.3 组合逻辑电路的分析
3.3.1 组合逻辑电路分析方法和分析步骤
3.3.2 组合逻辑电路分析举例
3.4 组合逻辑电路的设计
3.4.1 组合逻辑电路的逻辑门实现
3.4.2 组合逻辑电路的设计步骤
3.4.3 组合逻辑电路的设计举例
3.5 常用集成组合逻辑芯片及其应用
3.5.1 并行加法器
3.5.2 编码器与译码器
3.5.3 数据选择器和数据分配器
3.5.4 数值比较器
3.5.5 奇偶校验器
3.5.6 用Verilog HDL描述组合逻辑电路
3.6 组合逻辑电路的竞争与冒险
3.6.1 竞争与冒险
3.6.2 冒险的判断
3.6.3 冒险的消除
本章小结
习题三
第4章 时序逻辑电路
4.1 概述
4.1.1 时序逻辑电路的结构
4.1.2 时序逻辑电路的分类
4.1.3 时序逻辑电路的描述方法
4.2 触发器
4.2.1 触发器的基本概念
4.2.2 基本R-S触发器
4.2.3 时钟控制的触发器
4.2.4 不同类型触发器间的相互转换
4.2.5 用Verilog HDL描述触发器
4.3 同步时序逻辑电路
4.3.1 同步时序逻辑电路分析
4.3.2 同步时序逻辑电路设计
4.4 脉冲异步时序逻辑电路
4.4.1 脉冲异步时序逻辑电路分析
4.4.2 脉冲异步时序逻辑电路设计
4.5 常用集成时序逻辑芯片及其应用
4.5.1 计数器
4.5.2 寄存器
4.5.3 用Verilog HDL描述时序逻辑电路
本章小结
习题四
第5章 半导体存储器
5.1 概述
5.1.1 半导体存储器的特点与应用
5.1.2 半导体存储器的分类
5.1.3 半导体存储器的主要技术指标
5.2 随机存取存储器件(RAM)
5.2.1 RAM结构
5.2.2 RAM存储单元
5.2.3 RAM集成片简介
5.2.4 RAM存储容量的扩展
5.3 只读存储器件(ROM)
5.3.1 固定ROM
5.3.2 可编程ROM(PROM)
5.3.3 可擦除可编程ROM(EPROM)和电可擦可编程ROM(EEPROM)
5.3.4 用ROM实现组合逻辑函数
本章小结
习题五
第6章 可编程逻辑器件
6.1 概述
6.2 可编程逻辑阵列(PLA)器件与可编程阵列逻辑(PAL)器件
6.2.1 可编程逻辑阵列器件
6.2.2 可编程阵列逻辑器件
6.3 通用逻辑阵列(GAL)器件
6.3.1 GAL器件的基本类型
6.3.2 PAL型GAL器件
6.3.3 PLA型GAL器件
6.3.4 GAL器件的应用
6.4 复杂可编程逻辑器件(CPLD)
6.4.1 CPLD的基本结构
6.4.2 CPLD的分区阵列结构
6.4.3 典型器件及应用举例
6.5 现场可编程逻辑(FPGA)器件
6.5.1 FPGA器件基本结构及特征
6.5.2 FPGA器件和CPLD的对比
6.5.3 FPGA的应用举例
本章小结
习题六
第7章 脉冲单元电路
7.1 脉冲信号与脉冲电路
7.1.1 脉冲信号
7.1.2 脉冲电路
7.2 集成门构成的脉冲单元电路
7.2.1 施密特触发器
7.2.2 单稳态触发器
7.2.3 多谐振荡器
7.3 555定时器及其应用
7.3.1 555定时器的电路结构
7.3.2 用555定时器构成施密特触发器
7.3.3 用555定时器构成单稳态触发器
7.3.4 用555定时器构成多谐振荡器
本章小结
习题七
第8章 模数及数模转换
8.1 概述
8.2 D/A转换器
8.2.1 权电阻网络D/A转换器
8.2.2 倒T型电阻网络D/A转换器
8.2.3 权电流型D/A转换器
8.2.4 D/A转换器的主要技术指标
8.3 A/D转换器
8.3.1 A/D转换的基本原理
8.3.2 A/D转换器的主要电路形式
8.3.3 A/D转换器的主要技术指标
本章小结
习题八
附录 硬件描述语言——Verilog HDL语言
参考文献