第1章 达芬奇SoC硬件结构
1.6 外部存储接口
在DM6446中有与几种形式的外部存储器接口:异步EMIFA(NOR Flash,SRAM),NARD Flash以及CF卡等。异步EMIFA包括l个8bit或16bit数据线,1个24bit地址总线,4个专用片选线,支持的存储接口有NAND、ATA/CF、主机端接口。NAND接口包括的存储类型有NAND卡、MMC卡和SD卡。DDR2存储控制器用于与l6bit或32bit的DDR2 SDRAM连接。DDR2 SDRAM在达芬奇技术中有很重要的作用,它可以用来缓冲视频输入图形数据,作为OSD的缓冲器,存储ARM和DSP代码等。DM6446可支持256MB的32bit DDR2 SDRAM存储空间,128MB的16bit Flash ROM存储空问。
1.6.1 DDR2存储器
DDR2存储器是整个DM6446系统的缓冲**。系统采用两片数据宽度为16bit的DDR2存储器组成宽度为32bit的数据总线。芯片采用Micr0公司生产的MT47H32M16BT芯片,该芯片与很多厂商生产的不同容量的DDR2芯片都能实现管脚间的完全兼容。DDR2存储器在时钟的上升沿和下降沿都会传输数据,每个时钟周期传输2个数据字。同时DDR2采用4nprefetch(4n预取)技术,也就是当DDR2在收到DDR2读操作命令时,会在内部一次取出4个32bit数。这4个32bit数分2个时钟发送出去。写操作过程正好相反。DDR2外部传输DQS和DQS#双向差分数据闸门信号。读操作时这对信号由DDR2发出CPU接收,且CPU在信号的边沿读回数据;写操作时这对信号由CPU发出DDR2接收,且DDR2存储器在信号的中间时刻接收数据。MT47H32M16BT数据宽度为16bit,所以对于高字节和底字节分别由UDQS、UDQS#和LDQS、LDQS#控制。MT47H32M16的时钟信号CK和CK#也为一对差分信号,系统将CK信号上升沿与CK#信号的下降沿的交叉点作为系统时钟的正沿(上升沿),在系统时钟的正沿锁存命令(包括数据和信号)。……