《VHDL语言及其应用》是在作者历时七年为通信与信息系统、信号与信息处理专业研究生讲授VHDL语言及其应用课程的教学实践基础上编写而成的。《VHDL语言及其应用》共分15章,以教授完整的VHDL语言体系及其用于系统设计的方法为目的,由浅入深、精炼简洁地介绍VHDL语言学习基础、语法规则和模型结构、深入了解VHDL语言、VHDL描述风格和应用系统设计范例等内容,书中有结合实际应用的程序举例,并配有一定数量的习题。
《VHDL语言及其应用》内容包括了教授电类专业硕士研究生或高年级本科生VHDL语言知识所需要的全部资料。既可作为研究生教材,也可经适当取舍后作为电子信息、通信、计算机、自动化专业高年级本科生教材,同时还可作为工程技术人员的自学参考书。

VHDL语言作为一种国际标准化的硬件描述语言,自1987年获得IEEE批准以来,经过了1993年和2001年两次修改,至今已被众多的国际知名电子设计自动化(EDA)工具研发商所采用,并随同EDA设计工具一起广泛地进入了数字系统设计与研发领域,目前已成为电子业界普遍接受的一种硬件设计技术。
VHDL语言用于数字系统设计的主要优点是:
(1)允许用软件描述系统的硬件结构,即描述系统怎样分解为子系统和子系统间怎样互连。
(2)允许使用类似常用编程语言形式的系统功能指标。
(3)允许对系统设计在制造前以低廉的���费进行性能模拟验证。
(4)允许设计的详细结构从更抽象的性能指标出发沿自顶向下的路线分层次地进行综合。
(5)允许设计重用和在可编程ASIC器件上生成设计芯片。
这些优点使得其应用于实际工程设计时,例如:单芯片系统(SOC)的设计、IP_core.开发、网上可重配置系统和嵌入式计算等领域,能使设计者把注意力更多地集中在制定设计对策上,并能大大地节省产品投放市场的时间。
随着VHDL的应用领域不断扩大,当前的数字系统设计手段和研发环境已经发生了根本性的改变。过去普遍使用的基于中、小规模集成电路进行板级系统集成的传统设计技术正在被快速发展的基于可编程ASIC器件进行芯片级系统集成的软硬件联合设计技术所取代。受其影响,电子业界对人才的需求也在朝着要求设计工程师具有VHDL及其相关设计工具背景知识的方向调整。由此可见,VHDL语言不仅推动了数字系统设计手段的变革,而且对电类专业的人才培养也将产生重要的影响,未来的电子设计工程师需要掌握VHDL语言知识已是大势所趋。
为了把当前国际上广泛采用的这种数字系统设计技术介绍给国内的研究生们,作者在总结七年多为哈尔滨工程大学通信与信息系统、信号与信息处理专业硕士研究生讲授VHDL语言及其应用课程的教学实践经验的基础上撰写了这本研究生教材。希望此书能同时兼顾为电类专业高年级本科生开设VHDL语言课程的教学需要,并能通过教学过程达到培养和增强他们工程研发能力的目标。

第1章 VHDL基本概念
1.1 数字系统建模
1.2 建模的域和级
1.3 建模语言
1.4 VHDL建模的概念
1.5 一个VHDL设计实例
1 6 VHDL设计流程
1.7 支持VHDL研发的软件工具
习题

第2章 VHDL语言学习基础
2.1 书写规定与基本句法单元
2.1.1 书写规定
2.1.2 语句注释
2.1.3 标识符
2.1.4 保留字、类型字及专用字
2.1.5 数及表示法
2.1.6 符、串、位串
2.2 VHDL语言的目标与分类
2.3 标量数据类型
2.3.1 类型定义
2.3.2 标量类型
2.3.3 标量类型属性
2.4 表达式与运算符
2.4.1 逻辑运算符
2.4.2 关系运算符
2.4.3 算术运算符
2.4.4 并置运算符
2.5 复合数据类型
2.5.1 组
2.5.2 非限制性组
2.5.3 记录类型
2.6 寻址类型
2.7 文件类型
2.8 用户自定义类型与子类型
2.9 类型限定与转换
2.9.1 类型限定
2.9.2 类型转换
习题

第3章 顺序语句
3.1 变量赋值语句
3.2 信号赋值语句
3.3 wait语句
3.4 if语句
3.5 case语句
3.6 循环语句
3.7 exit语句
3.8 next语句
3.9 return语句
3.10 null语句
3.11 assert语句
3.12 report语句
3.13 过程调用语句
习题

第4章 VHDL的模型结构
4.1 设计实体
4.1.1 实体说明
4.1.2 构造体
4.2 构造体功能的行为描述
4.2.1 并行信号赋值语句
4.2.2 信号属性
4.2.3 进程语句
4.2.4 实体与无源进程
4.2.5 并行assert语句
4.3 构造体功能的子结构描述
4.3.1 分块结构描述
4.3.2 子程序结构描述
4.3.3 组件结构描述
4.4 配置
4.4.1 默认连接
4.4.2 配置指定
4.4.3 配置说明
4.4.4 直接例示
4.4.5 延迟连接与附加捆绑
4.5 包集合与设计库
4.5.1 包集合说明
4.5.2 包集合体
4.5.3 设计库
4.5.4 库的使用
4.5.5 Altera公司的资源库
习题

第5章 说明的可见性
5.1 实体内部说明的可见性
5.2 实体外部说明的可见性
习题

第6章 决断信号
6.1 基本决断信号
6.2 判决函数
6.3 决断端口与决断信号参数
习题

第7章 假名
7.1 数据目标的假名
7.2 非数据项的假名
习题

第8章 生成语句
8.1 迭代生成语句
8.2 条件生成语句
8.3 生成语句的配置
习题

第9章 属性和组
9.1 预定义属性
9.2 说明项目属性
9.3 用户自定义属性
9.4 组
习题

第10章 寻址类型与链接数据结构
10.1 寻址类型
10.2 链接数据结构
习题

第11章 文件与模拟测试
11.1 文件类型与文件说明
11.2 预定义包集合textio
11.3 模拟测试
习题

第12章 信号延迟的描述
12.1 δ延迟的概念
12.2 传输延迟
12.3 惯性延迟及其阈值的作用
习题

第13章 进一步了解VHDI
1'3.1 被保护信号和不连接
13.2 延缓进程
13.3 共享变量
习题

第14章 VHDL描述风格
14.1 行为描述
14.2 结构描述
14.3 数据流描述
14.4 混合描述
习题

第15章 应用系统设计范例
15.1 滚动汉字LED显示器
15.2 数字直流电压表
习题

附录1 有关VHDL的标准
附录2 1987版、1993版和2001版VHDL语言的差别
附录3 VHDL标准包集合文件
附录4 Ahera公司的MAX+4-PLUSⅡVHDL设计工具
……