出版日期：2019年08月
ISBN：9787562959946
[十位：7562959943]
页数：271
定价：￥59.00
店铺售价：￥59.00
十成新
（为您节省：￥0.00）
店铺库存：1
本
正在处理购买信息，请稍候……
我要买：
本
* 如何购买
联系店主：
18986284335
店主推荐图书：
-
￥12.00
-
￥20.00
-
￥23.00
-
￥14.00
-
100分
满分
确认收货后30天未评价，系统默认好评！
[2024-12-11 11:26:21]
齐**
青岛市
-
100分
满分
确认收货后30天未评价，系统默认好评！
[2024-11-13 15:42:57]
卓**
东莞市
-
100分
满分
确认收货后30天未评价，系统默认好评！
[2024-11-11 23:25:01]
胡*
雅安市
-
100分
满分
确认收货后30天未评价，系统默认好评！
[2024-10-21 22:50:08]
韦**
佛山市
-
100分
满分
确认收货后30天未评价，系统默认好评！
[2024-10-09 16:56:20]
刘**
秦皇岛市
《数字集成电路后端设计》内容提要：
《数字集成电路后端设计》内容与数字集成电路前端设计紧密联系,在有限篇幅内**介绍数字后端设计的半定制自动布局布线设计流程。主要内容包括数字集成电路后端设计概论、后端设计数据设置、设计(布图)规划、布局、时钟树综合、布线、芯片收尾阶段DFM设计、基于ICC的后端设计实验等。
《数字集成电路后端设计》适合作为应用型本科院校和高职院校微电子技术相关专业的教材,也可供正在使用或学习Synop-sys数字后端工具的工程技术人员参考。
《数字集成电路后端设计》图书目录：
1 数字集成电路后端设计概论
1.1 数字集成电路后端(物理)设计概述
1.1.1 简单的数字集成电路后端(物理)设计流程
1.1.2 设计流程:功能模块划分
1.1.3 设计流程:布图规划
1.1.4 设计流程:布局
1.1.5 设计流程:布线
1.1.6 设计流程:紧凑化
1.1.7 设计流程:验证
1.2 数字后端版图设计分类
1.2.1 全定制版图设计
1.2.2 基于标准单元的半定制版图设计
1.2.3 其他版图设计模式
1.3 后端设计的特点和发展趋势
1.3.1 物理设计迭代周期的新趋势:技术特征
1.3.2 后端设计的新要求
1.4 后端工具IC Compiler
1.4.1 IC Compiler简介
1.4.2 ICC软件图形化GUI界面
1.5 小结
2 后端设计数据设置
2.1 数据设置概述
2.2 逻辑库设置
2.3 物理参考库设置
2.4 逻辑库、物理库设置后的检查和其他操作
2.5 实践环节:ICCompiler设计流程
2.6 附录:ICC常用的时序与优化控制命令和变量
2.7 小结
3 设计(布图)规划
3.1 设计(布图)规划的原理及基本流程
3.2 初始化布图规划
3.3 虚拟展开布局VFP
3.4 减小拥塞
3.5 电源网络综合PNS
3.6 布图规划减少时间延迟
3.7 布图规划设计输出
3.8 小结
4 布局
4.1 布局背景知识
4.1.1 布局基本流程
4.1.2 布局的数据准备、拥塞、时序驱动、多扇出网络
4.1.3 物理综合的概念
4.2 功耗控制相关技术
4.2.1 不同工艺制程节点的功耗因素
4.2.2 时钟门控
4.2.3 功率门控
4.2.4 多电压域设计布局
4.2.5 低功耗标准单元库
4.2.6 动态电压频率调节技术
4.3 布局前设置
4.3.1 布局前设置与检查
4.3.2 测试电路DFT相关设置
4.3.3 功耗控制设置
4.4 布局及优化
4.4.1 布局优化流程及初始布局
4.4.2 布局的psynopt增量优化
4.4.3 布局阶段开启全局布线器
4.5 拥塞及时序优化
4.6 其他布局技术
4.6.1 高扇出网络缓冲树控制
4.6.2 数据通路布局
4.7 小结
5 时钟树综合
5.1 时钟树综合的原理及流程
5.1.1 时钟树综合原理
5.1.2 时钟树综合流程
5.2 时钟树综合前设置
5.2.1 时钟树整体目标及整体设置
5.2.2 时钟树的端点定义
5.2.3 时钟树NDR非默认规则布线设置
5.2.4 时钟树综合前功耗优化
5.3 时钟树综合实现
5.4 时钟树的增量优化及后续步骤
5.4.1 功耗优化
5.4.2 时序优化
5.4.3 单独时钟树优化CTO
5.4.4 时钟信号布线屏蔽
5.5 时钟树综合流程小结
5.6 小结
6 布线
6.1 布线原理及流程
6.2 ICC布线技术
6.2.1 ICC布线基本步骤
6.2.2 ICC布线前设置与状态查看
6.2.3 ICC布线控制流程
6.2.4 布线阶段天线违例修复
6.3 ECO工程修改
6.4 串扰问题分析与解决
6.4.1 串扰成因及现状
6.4.2 Synopsys的串扰控制机制
6.5 小结
7 芯片收尾阶段DFM设计
7.1 面向制造的设计考虑的IC工艺缺陷
7.2 ICC芯片收尾阶段设计流程
7.3 芯片设计收尾的检验及设计输出
7.4 小结
8 基于ICC的后端设计实验
实验0 AICC图形化界面
任务1 启动IC Compiler
任务2 浏览layout版图
任务3 控制层的可视选项
任务4 选择查询对象
任务5 获取命令和变量的帮助
实验0 BICC的更多GUI界面环境熟悉
任务1 窗口的配置
任务2 移动pan和缩放zoom的操作历史记录
任务3 选项列表、高亮显示、查询
任务4 分析时序路径
任务5 窗口管理
实验1 ICC数据设置和基本设计流程
任务1 创建Milkyway库
任务2 加载网表,TLU十,约束和控制
任务3 基本流程:设计布图规划
任务4 执行布局及优化命令
任务5 CTS基本流程
任务6 基本流程的布线步骤
实验2 设计规划(布图规划)
任务1 导入设计(门级设计)
任务2 初始化设计布图
任务3 将与I/O管脚连通的宏块提前放置
任务4 虚拟展开布局VFP
任务5 宏块组周边创建P/G电源地环
任务6 电源网络综合PNS
任务7 检查时序
任务8 输出DEF布图规划文件
任务9 创建第二轮综合设计
实验3 布局实验
任务1 布局前的设置和检查
任务2 布局与优化
任务3 增量优化
实验4 时钟树综合
任务1 拷贝和导入工作设计单元
任务2 检查时钟树
任务3 时钟树综合准备
任务4 执行时钟树综合
任务5 执行保持时间优化
任务6 时钟树布线
实验5 布线
任务1 导入设计和通用设置
任务2 确保设计可以开始布线
任务3 布线与优化设计
任务4 DRC与LVS错误检查和修复
任务5 GUI分析工具
实验6 芯片收尾
任务1 导入和分析设计
任务2 减小关键区域
任务3 采用二极管修复天线规则违例
任务4 插入标准单元填充单元
任务5 插入冗余过孔
参考文献