《Verilog HDL入门》简要介绍了Verilog硬件描述语言的基础知识,包括语言的基本内容和基本结构,以及利用该语言在各种层次上对数字系统的建模方法。书中列举了大量实例,帮助读者掌握语言本身和建模方法,对实际数字系统设计也很有帮助。第3版中添加了与Verilog 2001有关的新内容。《Verilog HDL入门》是VerilogHDL的初级读本,可作为计算机、电子、电气及自控等专业相关课程的教材,也可用作相关科研人员的参考书。

第1章 简介
1.1 什么是Verilog HDL?
1.2 历史
1.3 主要能力
1.4 练习题
第2章 入门指南
2.1 模块
2.2 延迟
2.3 数据流风格的描述
2.4 行为风格的描述
2.5 结构风格的描述
2.6 混合设计风格的描述
2.7 设计的仿真
2.8 练习题
第3章 Verilog语言要素
3.1 标识符
3.2 注释
3.3 格式
3.4 系统任务和函数
3.5 编译器指令
3.5.1 `define和`undef
3.5.2 `cifdef.c`ifndef.c`else.celseif和c`endif
3.5.3 `cdefault_nettype24
3.5.4 `cinclude
3.5.5 `cresetal
3.5.6 `ctimescale2
3.5.7 `cunconnected_drivec和`nounconnected_drive
3.5.8 `ccelldefine和`endcelldefine
3.5.9 `line
3.6 值集合
3.6.1 整型数
3.6.2 实数
3.6.3 字符串
3.7 数据类型
3.7.1 线网类型
3.7.2 未声明的线网
3.7.3 向量线网和标量线网
3.7.4 变量类型
3.7.5 数组
3.7.6 reg与wire的不同点
3.8 参数(parameter)
局部参数
3.9c练习题
第4章 表达式
4.1 操作数
4.1.1 常数
4.1.2 参数
4.1.3 线网
4.1.4 变量
4.1.5 位选
4.1.6 部分位选
4.1.7 存储器和数组元素
4.1.8 函数调用
4.1.9 符号
4.2 操作符
4.2.1 算术操作符
4.2.2 关系操作符
4.2.3 相等操作符
4.2.4 逻辑操作符
4.2.5 按位操作符
4.2.6 缩减操作符
4.2.7 移位操作符
4.2.8 条件操作符
4.2.9 拼接和复制操作符
4.4 练习题
第5章 门级建模
5.1 内建基元(原语)门
5.2 多输入门
5.3 多输出门
5.4 三态门
5.5 上拉门和下拉门(电阻)
5.6 cMOS开关
5.7 双向开关
5.8 门延迟
5.9 实例数组
5.10 隐含的线网
5.11 一个简单的示例
5.12 2-4编码器举例
5.13 主/从触发器举例
5.14 奇偶校验电路
5.15 练习题
第6章 用户定义的原语(基元UDP)
第7章 数据流建模
第8章 行为级建模
第9章 结构建模
第10章 其他论题
第11章 验证
第12章 建模示例
附录A 语法参考资料
参考文献
索引

……

Verilog HDL是一种用于数字系统建模的硬件描述语言,模型的抽象层次可以从算法级、门级一直到开关级。建模的对象可以简单到只有一个门,也可以复杂到一个完整的数字电子系统。用Verilog语言可以分层次地描述数字系统,并可在这个描述中建立清晰的时序模型。
Verinlog硬件描述语言能够描述:1)设计的行为特性;2)设计的数据流特性;3)设计的结构组成;4)包含响应监控和设计验证在内的延迟和波形产生机制(即测试激励的生成和观察机制)。所有这些都可以使用同一种建模语言来完成。此外,Veri订log硬件描述语言提供了编程语言接口(简称为PLI)。通过PLI,设计者可以在仿真验证期间(包括仿真运行的控制期间)与设计内部的运行信息进行交互。
Verilog硬件描述语言不仅定义了语法,而且对每个语言结构都定义了十分清晰的仿真田语义。因此,用这种语言编写的模型能够使用Verilog仿真器进行验证。Verilog语言从C语言中继承了多种操作符和结构。Verilog硬件描述语言提供了范围宽广的建模功能,其中部分建模功能在刚开始学习时很难理解,但是Verilog HDI。语言的核心子集还是相当容易学习和使用的。该子集(在一般情况下)足以对付大多数应用系统的建模需要。然而,完整的Verilog硬件描述语言具有足够强大的功能,可以完全满足从*复杂的芯片到完整电子系统的描述。
本书简明扼要地阐述了Verilog硬件描述语言的基础知识。Verilog硬件描述语言通常简称为Verilog HDL,可以用于在多个层次上(从开关级到算法级)为数字设计建模。该语言提供了一套功能强大的原语(primitive),其中包括逻辑门和用户定义的原语(即基元),还提供了范围宽广的语言结构,不但可以为硬件的并发行为建模,也可以为硬件的时序特性和电路构造建模。通过编程语言接口(PLI)还可以扩展该语言的功能。Verilog HDL语言使用简便,但功能强大,可以在多个抽象层次上为数字设计建模。Verilog HDL语言于1995年经由IEEE批准成为一种标准语言, 称为IEEE Std 1364-1995。2001年IEEE又对Verilog语言进行了更新,批准了IEEE Std 1364-2001新标准。该新标准包括了许多新的特性,例如多维数组、生成语句、配置以及一些其他特性。本书(第3版)是根据*新版Verilog HDL标准编写的。
本书的宗旨是想通过具体例子的讲解,阐明Verilog HDL语言的重要基本概念,从而向读者介绍这种硬件描述语言。本书是Verilog语言入门的初级课本。作者用清晰、简明的语言对Verilog语言的每一个方面进行了阐述,使初学者很容易理解,不至于产生畏难情绪。作者希望本书能为读者的Verilog HDL语言入门提供帮助。